NAND vrata so med najbolj uporabljenimi gradniki digitalne elektronike, saj napajajo vse od preprostih logičnih vezij do naprednih procesorjev in pomnilniških sistemov. Kot univerzalna vrata lahko NAND vrata ponovno ustvarijo katerokoli drugo logično funkcijo, zaradi česar so osnova za načrtovanje, optimizacijo vezij in polprevodniško arhitekturo. Ta članek pojasnjuje, kako delujejo NAND vrata, njihove vrste, aplikacije in praktične implementacije.
Kaj je NAND vrata?
NAND vrata izvajajo operacijo NOT-AND. Proizvede NIZEK (0) izhod le, ko so vsi vhodi VISOKI (1). V vseh drugih vhodnih primerih izhod ostane VISOK (1). Ker lahko samo NAND vrata ustvarijo AND, OR, NOT, XOR in bolj zapletena vezja, jih klasificiramo kot univerzalna logična vrata.
Booleov izraz
Za dva vhoda A in B je izhod X:
X = (A · B)′
To pomeni, da je izhod obrnjen rezultat AND vrat.
Kako deluje NAND vrata?
NAND vrata preverjajo stanje svojih vhodov in ohranjajo izhod VISOK, razen če vsi vhodi hkrati postanejo VISOKI. Šele ko so vsi vhodi na logični 1, vrata preklopijo izhod na NIZKO. To vedenje naredi NAND vrata naravno primerna za varne in aktivno-nizke pogoje, kjer NIZEK izhod predstavlja validiran ali sprožen dogodek. Ker izhod ostane VISOK, kadar je kateri koli vhod NIZEK, vrata pomagajo preprečiti nenamerno aktivacijo in izboljšajo odpornost na šum. Zaradi tega so NAND vrata uporabna v vezjih, ki zahtevajo potrditev več signalov, preden dovolijo nizkonivojski odziv.
Simbol NAND vrat, resničnostna tabela in časovni diagram
Simbol
Resničnostna tabela (2-vhodni NAND)
| A | B | Izhod |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Razlaga časovnega diagrama
Časovni diagram za NAND vrata prikazuje, kako izhod reagira, ko se vhodni signali skozi čas spreminjajo. Pokaže, da izhod ostane VISOK, dokler vsi vhodi ne preidejo na VISOKO, nato pa izhod po kratkem zamiku propagacije preklopi na NIZKO. Ta zamik se spreminja glede na to, ali se izhod premika iz VISOKEGA v NIZKO ali iz NIZKEGA v VISOKEGA, kar predstavljata tpHL in tpLH. Na splošno diagram poudarja, da izhod vedno rahlo zaostaja za vhodnimi prehodi, nastala valovna forma pa je realnočasovni inverz logičnega produkta A·B.
Vrste NAND vrat
NAND vrata so na voljo v različnih vhodnih konfiguracijah, vendar imajo enako osnovno pravilo: izhod postane NIZEK le, ko so vsi vhodi VISOKI. Razlika med posameznimi tipi je v tem, koliko signalov lahko hkrati ocenijo in v kompleksnosti logike, ki jo pomagajo poenostaviti.
2-vhodna NAND vrata
Najpogostejša različica je 2-vhodna NAND vrata, ki sprejema dva vhoda in proizvaja en izhod. Njegova preprostost ga naredi idealnega za gradnjo osnovnih logičnih funkcij, kaskadnih stopenj in kot jedro številnih majhnih in srednje velikih digitalnih dizajnov.
3-vhodna NAND vrata
3-vhodna NAND vrata ocenjujejo tri vhodne signale, kar omogoča združevanje več kontrolnih pogojev brez dodajanja dodatnih vrat. To zmanjša število komponent in je uporabno v vezjih, kjer je treba nadzorovati več signalov za omogočanje ali blokiranje hkrati.
Večvhodna (n-vhodna) NAND vrata
Večvhodna NAND vrata lahko hkrati obdelajo več signalov, kar jih naredi učinkovite za dekoderje, naslovno logiko in visoko gostoto digitalnih funkcij. Njihov izhod ostaja VISOK, razen če je vsak vhod VISOK, kar omogoča kompaktno obvladovanje kompleksnih pogojev. Za ohranjanje predvidljivega vedenja je treba neuporabljene vhode povezati z logično VISOKO.
Delovanje NAND vrat na ravni tranzistorja
Osnovna NAND vrata je mogoče implementirati z dvema NPN tranzistorjema, ki sta zaporedno povezana na potni poti za vlečenje navzdol. Ta konfiguracija neposredno odraža vedenje resničnosti NAND, kjer izhod postane NIZEK le, ko so vsi vhodi VISOKI.
V tej zasnovi vsak vhod poganja osnovo NPN tranzistorja. Kolektorji so vezani na izhodno vozlišče, ki ga dvigne upor (ali aktivna obremenitev). Oddajniki so serijsko povezani z ozemljitvami. Da izhod postane NIZEK, morata biti oba tranzistorja vklopljena, kar omogoča tok iz izhodnega vozla v maso. Če kateri koli tranzistor ostane IZKLOPLJEN, je pot za vlečenje navzdol nepopolna, zato izhod ostane VISOK preko upora za vlečenje navzgor.
V bistvu se serijsko povezani tranzistorji obnašajo kot AND vrata v pull-down omrežju, pull-up upor pa zagotavlja inverzijo, kar vodi v skupno NAND funkcijo.
Vhodni primeri in obnašanje tranzistorjev
| A | B | Stanje tranzistorja | Izhod |
|---|---|---|---|
| 0 | 0 | Oba tranzistorja IZKLOPLJENA | 1 |
| 0 | 1 | Tranzistor A IZKLOPLJEN, B VKLOPLJEN | 1 |
| 1 | 0 | Tranzistor A VKLOPLJEN, B IZKLOPLJEN | 1 |
| 1 | 1 | Oba tranzistorja VKLOPLJENA | 0 |
Ko sta oba vhoda VISOKA, se tranzistorji nasičijo in tvorijo popolno pot do mase, pri čemer izhod potegnejo NIZKO. V vseh drugih primerih izhod ostane VISOK.
Uporaba NAND vrat
• Univerzalna logična konstrukcija: NAND vrata so temelj digitalne logike, saj je mogoče vsa druga vrata, AND, OR, NOT, XOR, XNOR in celo kompleksna kombinacijska vezja, zgraditi samo z uporabo NAND-ov. To naredi NAND prednostni gradnik pri načrtovanju integriranih vezij in minimiziranju logike.
• Logični bloki procesorja: Sodobni procesorji in mikrokrmilniki uporabljajo logiko na osnovi NAND v aritmetiki in krmilnih vezjih. ALU-ji, dekoderji ukazov in različne registrske stopnje pogosto temeljijo na NAND strukturah zaradi svoje hitrosti, majhnega števila tranzistorjev in enostavne integracije v CMOS logične družine.
• Pomnilniške celice: Številne pomnilniške arhitekture se zanašajo na vedenje NAND vrat za shranjevanje in vzdrževanje logičnih stanj. SRAM in DRAM celice uporabljajo NAND-osnovane zaklepne strukture za stabilno shranjevanje podatkov, medtem ko flip-flopi v zaporednih vezjih uporabljajo križno povezana NAND vrata za ustvarjanje bistabilnih pomnilniških elementov.
• Vezja za usmerjanje podatkov: Digitalni sistemi uporabljajo logiko, izpeljano iz NAND, za implementacijo usmerjajočih in selekcijskih vezij, kot so kodirniki, dekoderji, multiplekserji in demultiplekserji. Ta vezja upravljajo pretok podatkov, izbiro signalov in dekodiranje naslovov med vodili in podsistemi.
• Kondicioniranje in nadzor signalov: NAND vrata se uporabljajo za oblikovanje in upravljanje signalov, opravljajo naloge, kot so inverzija, zapora (dovoljevanje ali blokiranje signalov), zaklepanje in preprosto generiranje ali oblikovanje impulzov. Njihove značilnosti hitrega preklapljanja so idealne za časovno usklajevanje, sinhronizacijo in čiščenje logike.
Prednosti in slabosti NAND vrat
Prednosti
• Funkcionalnost univerzalnih vrat: Ena sama vrsta vrat lahko implementira katerokoli digitalno logično funkcijo, kar poenostavi načrtovanje vezij in učna okolja.
• Zmanjša raznolikost komponent: Uporaba predvsem NAND vrat zmanjšuje število različnih integriranih vezij ali vrst vrat, potrebnih tako v prototipih kot v proizvodnih sistemih.
• Optimizirano za CMOS: NAND strukture uporabljajo manj tranzistorjev kot številne ekvivalentne logične funkcije, kar vodi do nižje statične porabe energije in visoke učinkovitosti preklapljanja.
• Kompaktna logična implementacija: Kompleksni digitalni bloki, kot so zaponke, dekoderji in aritmetična vezja, je pogosto mogoče realizirati z manj tranzistorji, če temeljijo na NAND logiki.
Slabosti
• Potrebne so lahko dodatne logične ravni: Pri gradnji celotnih vezij izključno iz NAND vrat so včasih potrebne dodatne stopnje vrat za ponovitev enostavnejših funkcij, kot sta OR ali XOR. To povečuje kompleksnost načrtovanja.
• Višja zakasnitev propagacije pri pretvorjenih zasnovah: Dodatne plasti NAND-to-other-gate pretvorb povzročajo dodatne zakasnitve propagacije, ki lahko rahlo vplivajo na časovno zmogljivost v visokohitrostnih sistemih.
• Potencialno večja velikost plošče (diskretna oblika): Če je logika samo NAND implementirana z več ločenimi IC paketi namesto integriranih rešitev, lahko vezje zavzame več prostora na tiskanih vezjih in zahteva več truda pri usmerjanju.
CMOS NAND vrata
CMOS NAND vrata uporabljajo komplementarna PMOS in NMOS tranzistorska omrežja za doseganje nizke porabe energije in močne preklopne zmogljivosti. Ureditev zagotavlja, da izhod ostane VISOK za večino vhodnih kombinacij in postane NIZEK le, ko so vsi vhodi VISOKI.
Struktura CMOS
• Pull-Up Network (BESEDNA igra): Dva PMOS tranzistorja sta vzporedno povezana. Če je kateri koli vhod NIZEK, se vsaj en PMOS vklopi in potegne izhod na VISOKO.
• Pull-Down Network (PDN): Dva NMOS tranzistorja sta povezana zaporedno. PDN prevaja le, ko sta oba vhoda VISOKA, kar izhod potegne NIZKO.
To komplementarno vedenje zagotavlja pravilno NAND logiko ob zagotavljanju odlične energetske učinkovitosti in odpornosti na šum.
• PMOS tranzistorji se vklopijo, ko je vhod = 0, kar zagotavlja močno pot za vlečenje navzgor.
• NMOS tranzistorji se vklopijo, ko je vhod = 1, kar zagotavlja močno pot za vlečenje navzdol.
Z razporeditvijo PMOS vzporedno in NMOS v serijo vezje naravno opravlja NAND logično funkcijo.
CMOS NAND operacijska tabela
| A | B | PMOS akcija | NMOS akcija | Izhod |
|---|---|---|---|---|
| 0 | 0 | VKLOP – VKLOP | IZKLOPLJENO – IZKLOPLJENO | 1 |
| 0 | 1 | VKLOP – IZKLOP | IZKLOPLJENO – VKLOPLJENO | 1 |
| 1 | 0 | IZKLOPLJENO – VKLOPLJENO | VKLOP – IZKLOP | 1 |
| 1 | 1 | IZKLOPLJENO – IZKLOPLJENO | VKLOP – VKLOP | 0 |
Ta tabela prikazuje, da izhod ostane VISOK, razen če oba NMOS tranzistorja delujeta hkrati, natančno usklajena z NAND logiko.
IC-ji z NAND vrati
Spodaj je razširjena primerjalna tabela IC za SEO in praktično uporabnost.
| IC številka | Logična družina | Opis | Napetostni razpon | Zakasnitev širjenja | Opombe |
|---|---|---|---|---|---|
| 7400 | TTL | Quad 2-vhodni NAND | 5V | \~10ns | Standardna TTL logika |
| 74HC00 | CMOS | Visoka hitrost, nizka moč | 2–6V | \~8ns | Idealno za sodobne 5V/3,3V sisteme |
| 74LS00 | TTL-Schottky | Hitreje kot TTL | 5V | \~9ns | Nižja moč kot standardni TTL |
| 74HCT00 | CMOS (vhod na ravni TTL) | Združljivo s 5V mikrovalovniki | 4,5–5,5V | \~10ns | Uporaba na mikrokrmilnikih |
| 4011 | CMOS | Širok nabor zalog | 3–15V | \~50ns | Dobro za analogne/digitalne mešane vezja |
| 74LVC00 | Sodobni CMOS | Ultra-hitro, nizkonapetostno | 1,65–3,6V | \~3ns | Uporablja se v hitrih logičnih vmesnikih |
Gradnja drugih logičnih vrat samo z uporabo NAND vrat
Ker je NAND vrata univerzalna, lahko vse osnovne logične funkcije ponovno ustvarite samo z NAND vrati. To je še posebej uporabno pri načrtovanju integriranih vezij, poenostavitvi logike in izdelavi lastnih kombinacijskih blokov.
NOT vrata (inverter)
NAND vrata lahko delujejo kot NOT vrata preprosto tako, da oba vhoda povežeta z istim signalom. Ko sta oba vhoda povezana skupaj, vrata to eno vrednost ocenijo, kot da bi bila uporabljena dvakrat. Ko je vhod VISOK, vrata vidijo (1,1) in izhod NIZKO; ko je vhod NIZEK, vrata zaznajo (0,0) in izhod pošljejo VISOKO. Ta konfiguracija ustvari logični obrat izvirnega signala, kar omogoča, da ena sama NAND vrata delujejo kot kompaktni in zanesljivi inverter.
AND Gate
AND vrata lahko ustvarimo z le dvema NAND vratima. Najprej vhodi preidejo skozi NAND vrata, kar ustvari inverzni AND izhod, (A· B)’. Ta rezultat se nato usmeri v drugo NAND vrata z vhodi povezanimi skupaj, kar povzroči ponovno inverzijo signala. Druga inverzija izniči prvo, kar da pravo funkcijo AND, A·B. Ta dvostopenjska ureditev omogoča, da zasnova, ki temelji samo na NAND, replicira standardno logiko AND.
Vrata 10.3 OR
OR vrata na osnovi NAND se zgradijo tako, da najprej invertirajo vsak vhod z dvema ločenima NAND vratima, pri čemer vsaka vrata prejmejo isti vhod na obeh pinih. To proizvede NE A in NE B. Ti inverzni signali se nato vpeljejo v tretjo NAND vrata, ki po De Morganovem zakonu izhodno ustvarijo ekvivalent A ALI B. S kombiniranjem teh treh NAND vrat se končni signal obnaša natanko kot standardna OR funkcija.
XOR / XNOR vrata
Implementacija XOR vrat z uporabo samo NAND vrat običajno zahteva štiri ali več stopenj, odvisno od izbrane zasnove in stopnje optimizacije. Za pridobitev funkcije XNOR se uporabi dodatna NAND vrata, ki obrne izhod XOR, kar ustvari operacijo logične ekvivalence. Obe funkciji, XOR in XNOR, potrebni v digitalnih sistemih, se pojavljata v polovičnih in polnih seštevalnikih, vezjih za generiranje paritete in preverjanje, primerjalnikih enakosti ter različnih aritmetičnih in signalno-integritetnih aplikacijah, kjer je potrebna natančna primerjava bitnih nivojev.
Primeri vezij, ki uporabljajo NAND vrata
NAND vrata niso omejena le na teoretično logiko, temveč se pojavljajo v številnih praktičnih vezjih, ki se uporabljajo za krmiljenje, časovno usklajevanje, pomnilnik in generiranje signalov. Spodaj so nekateri pogosto uporabljeni dejanski primeri.
LED krmilno vezje
NAND vrata lahko nadzorujejo LED diodo, tako da ostane PRIŽGANA za vse kombinacije vhodov, razen kadar je vsak vhod VISOK. To ga naredi uporabnega za opozorilne indikatorje, signale, ki so pripravljeni na sistem ali z dobro porabo energije, ter za preprosto spremljanje stanja, kjer naj bi vsak NIZEK vhod sprožil viden odziv.
SR Latch
Dve križno povezani NAND vrati tvorita SR (Set–Reset) zapah, ki lahko shrani en bit. Vezje ohranja izhodno stanje, dokler vhodi ne zahtevajo spremembe, kar zagotavlja osnovni gradnik za flip-flope, medpomnilnike, registre in SRAM celice, ki se uporabljajo v digitalnih sistemih.
Oscilator na osnovi NAND
NAND vrata v kombinaciji z RC časovno mrežo lahko generirajo neprekinjene kvadratnovalovne oscilacije. S tem, ko del izhoda vrnemo v enega od vhodov vrat, kondenzator polni in prazni v zanki, kar ustvarja pulze ure za števce, mikrokrmilnike, LED smerniki, tonske generatorje in druge časovne vezje.
Zaključek
NAND vrata ostajajo ena najbolj vsestranskih in zmogljivih komponent v digitalnem logičnem načrtovanju. Njihova univerzalna funkcionalnost, učinkovita tranzistorska struktura in široka uporaba v procesorjih, pomnilniku in krmilnih vezjih jih naredijo nepogrešljive v sodobni elektroniki. Razumevanje, kako delujejo NAND vrata, od tranzistorjev do kompleksnih sistemov, vam omogoča načrtovanje pametnejših, hitrejših in zanesljivejših digitalnih sistemov.
Pogosto zastavljena vprašanja [FAQ]
Kakšna je razlika med NAND logiko in NOR logiko?
NAND in NOR sta oba univerzalna vrata, vendar NAND izhoda NIZKO samo, ko so vsi vhodi VISOKI, medtem ko NOR izhoda VISOKO le, ko so vsi vhodi NIZKI. NAND je na splošno hitrejši in bolj učinkovit pri tranzistorjih v CMOS, zaradi česar je bolj razširjen v sodobnih integriranih vezjih.
Zakaj so NAND vrata zaželena pri načrtovanju digitalnih integriranih vezij?
NAND vrata uporabljajo manj tranzistorjev, hitro preklapljajo in porabijo zelo malo statične energije v CMOS. To jih naredi idealne za gosto, visoko zmogljivo logiko, kot so procesorji, pomnilniški polji in programabilne logične naprave.
Kako se NAND vrata obnašajo z neuporabljenimi vhodi?
Neuporabljeni NAND vhodi naj bodo povezani z logično VISOKO. To preprečuje plavajoče vozlišča, zajem šuma in nepredvidljive izhode, kar zagotavlja stabilno in dosledno logično vedenje v digitalnih vezjih.
Ali se lahko NAND vrata uporabijo kot preprost inverter?
Da. S povezavo obeh vhodov NAND vrat z istim signalom vrata izhodijo logični inverz vhoda. To omogoča, da ena NAND vrata delujejo kot zanesljiva NOT vrata.
Kaj se zgodi, če se vhod NAND vrat spreminja počasi namesto da bi preklapljal čisto?
Počasni ali hrupni vhodni prehodi lahko povzročijo nezaželene izhodne napake ali več preklopnih dogodkov. Da bi to preprečili, oblikovalci pogosto uporabljajo Schmittove sprožilne vhode ali medpomnilniške stopnje, da očistijo in izostrijo vhodni signal, preden doseže NAND vrata.